西安電子科技大學廣州研究院（以下簡稱“廣研院”）是西安電子科技大學與廣州市政府按照“高起點定位、高標準規劃、高質量運行”發展思路，攜手共建的高層次、引領性、國際化的產學研融合實體，是學校主動對接國家重大需求，搶抓粵港澳大灣區發展機遇，支撐地方經濟跨越發展的關鍵舉措，旨在面向國家、區域和產業需求，勠力打造產教融合與人才匯聚的核心科技領域“灣區之星”。
高速通信集成電路實驗室現有研發工程師、碩博研究生、訪問學生20余人。研究方向涵蓋ODSP芯片設計、下一代高能效Serdes芯片設計、光傳送鏈路建模、極簡算法架構設計等。2024年團隊曾與華為技術有限公司、深圳市海思半導體有限公司等企業建立了多項校企合作項目，并取得了卓越的成果。
根據實驗室工作需要，現招聘數字電路驗證工程師1名。
招聘崗位：數字電路驗證工程師
崗位職責：
1、按照芯片總體驗證要求及模塊規范，嚴格遵循驗證流程，提取測試點，制定驗證計劃和方案；
2、搭建UVM驗證環境，設計并執行測試用例，回歸測試，后仿真等工作；
3、及時編寫各種設計、驗證文檔和標準化資料，實現資源、經驗共享；
4、完成實驗室交辦的其他工作。
應聘條件：
1、985、211院校畢業優先，碩士及以上學歷，電子工程相關專業；
2、具有3年以上相關工作經驗，至少有一次成功流片的經驗；
3、執行力強，熟練使用VCS.Verdi或類似工具，熟練掌握SytemVerilog編程語言和OVM/UVM/VMM（三者至少一種）驗證方法，編寫tetbench進行驗證；
4、熟練使用Linux/Unix操作系統，至少熟悉TCL.Perl.Shell.Makefile任意一種腳本語言；
5、熟悉PCIe.RapidIO等高速接口協議者優先；
6、英語CET4級以上，能夠熟練的閱讀英文開發資料；
7、具有較強的邏輯思維和獨立分析能力、責任心、敬業精神，工作細心認真，符合實驗室需求的優秀人員，經團隊面試后，可破格聘用。
所需技能：
Verilog、Perl、Shell、IC驗證、芯片設計、uvm
工作地點：
西安電子科技大學廣州研究院或西安電子科技大學深圳研究院
工資待遇：
1、合同制管理；
2、薪資面議，可提供具有市場競爭力的薪資待遇；
3、按規定繳納五險一金，享受國家法定節假日、婚假和產假。
應聘方式：
即日起至2025年2月15日下午17:00之前，應聘人員將簡歷（PDF格式）以“姓名—性別--應聘崗位”為標題發送至電子郵箱：xiehuiqin@xidian.edu.cn。
其它說明：
1.應聘人員報名時，須認真閱讀招聘公告及崗位要求，對所提交簡歷內容的真實性、準確性負責。凡弄虛作假或不符合招聘要求的，無論何時，一經查實，我院有權取消其面試或錄用資格，相關責任由應聘人員承擔。
2.同意錄用的人員，應及時辦理后續手續，需于規定時間內到崗工作，逾期視為自動放棄。
聯系方式：
聯系地址：廣州市黃埔區新龍鎮知明路83號 西安電子科技大學廣州研究院
聯系人：謝老師
聯系電話：18380128831
信息來源于網絡，如有變更請以原發布者為準。
來源鏈接：
https://gzyjy.xidian.edu.cn/info/1161/10212.htm
為防止簡歷投遞丟失請抄送一份至：boshijob@126.com（郵件標題格式：應聘職位名稱+姓名+學歷+專業+中國博士人才網）
中國-博士人才網發布
聲明提示：凡本網注明“來源：XXX”的文/圖等稿件，本網轉載出于傳遞更多信息及方便產業探討之目的，并不意味著本站贊同其觀點或證實其內容的真實性，文章內容僅供參考。
